下面是小编为大家整理的低压4T-PPD有源像素设计与测试（2022年）,供大家参考。
低压 4T- -D PPD 有源像素的设计与测试
CMOS 图像传感器（CMOS Image Sensor， CIS）主要应用于智能手机、安防监控及汽车领域，近年来逐步扩展到物联网（Internet of Things， IoT）及人工智能（Artificial Intelligence， AI）领域。IoT 及 AI 设备通常使用电池供电，一次充电往往需要使用一周甚至数周，这对 CIS 的功耗提出了挑战，因此开展超低功耗 CIS 的研究具有重要意义［1-2］。降低功耗最显著的手段是降低电源电压，CIS 读出电路的电源电压受限于像素阵列的电源电压。四管钳位光电二极管（Four Transistors Pinned Photodiode， 4T-PPD）有源像素是当今 CIS 业界最广泛采用的像素结构，其传统实现方式电源电压均大于2.8 V［3-4］。2022 年 CHOI J 团队对有源像素的时序进行了改进，使得 4T-PPD 有源像素可以工作在 0.9 V，但其读出噪声高达 83e-rms，动态范围仅有 50 dB，只能满足低品质成像［4］。
4T-PPD 有源像素设计的关键点在于光生电荷的转移。在传统高压4T-PPD 电荷转移特性的研究中，2022 年，FOSSUM E R 采用热电子发射理论模拟了电荷从 PPD 到电荷存储节点（Floating Diffusion， FD）的转移［5］；2022 年，HAN Liqiang 等在这一基础上，加入了 FD 向PPD 的反向电荷注入等非理想因素［6］；2022 年，CAPOCCIA R 等在上述基础上加入了热电子发射势垒高度的估算［7］。然而，这些理论均不能完全适用于低压 4T-PPD，这是因为上述理论都假定光生电荷在 PPD 内部是完全转移的，然而，低压 4T-PPD 与高压的最大区别是
PPD 内部电荷的不完全转移，当电压下降时，PPD 内部远离传输管的电子缺乏横向电场，滞留在感光区域，造成图像拖尾，从而会严重影响成像品质。
本文设计了低压 4T-PPD 有源像素，基于热扩散、自诱导漂移及边缘场漂移理论，提出了 PPD 内部电荷转移机制的理论分析，并基于理论分析提出了五指形像素层取代传统方形像素层，以解决低压 PPD 内部电荷不完全转移引起的图像拖尾。
1 PPD 内部电荷转移机制的理论分析
图 1（a）为 4T-PPD 有源像素结构图［8］，4T PPD 有源像素在 3T 有源像素的基础上增加了一个传输管 MTG 和一个电荷存储节点 FD，并在光电二极管的表面注入了一层深度很浅，但浓度较高的 P+型隔离层，从而形成了 PPD 光电二极管。P+隔离层能够隔离光生电子收集区N 区与硅表面的接触，从而大大减小了表面态引起的暗电流。此外，P+隔离层的加入组成了一种 P-N-P 型的三明治结构，使得 N 区上下都形成了耗尽区，当 PPD 复位时，N 区两侧的耗尽区共同扩展，可以实现 N 区的完全耗尽，这样不仅有益于电荷收集还能够消除残余电荷。因此 4T-PPD 有源像素是当今 CIS 业界最广泛采用的像素结构。图 1（a）中虚线标识方向为光生电子移动方向，虚线方向的电势分布如图 1（b）所示。与传统高压 4T-PPD 不同，在低压 4T-PPD 中，光生电子除正常从 PPD 向 FD 转移外，由于传输管开启栅电压 VTG 变低，PPD 内部远离传输管的光生电子缺乏横向电场，会滞留在感光区域，
形成残余电荷，造成图像拖尾，现对 PPD 内部光生电子从距离传输管最远端处 A 点到传输管处 C 点的转移机制进行理论分析。
图 14T-PPD 有源像素结构及光生电子移动方向的电势分布 Fig.14T-PPD active pixel structure and the potential distribution of the 4T-PPD photogenerated electrons
PPD 内部的电荷转移有 3 种机制：热扩散、自诱导漂移、边缘场漂移［9-11］。热扩散机理为当没有外加电场时，载流子由浓度高处向浓度低处扩散。如图 1（b）所示，由于 C 点光生电子不断向 FD 点移动，从而形成了由 A 点向 C 点的电子浓度梯度，电子基于热扩散机理从 A点向 C 点运动。由热扩散引起的电流密度为
Jd=Dn∂ Qn(y,t)∂ y
（1）
式中，Dn 为电子扩散系数，将式（1）带入连续性方程并求解，可得热扩散时间常数 τd 表达式为
τd=4L2π2Dn≈L22.5Dn
（2）
Dn=μnVT
（3）
式中，L 为扩散长度，µ n 为电子迁移率，VT 为热电压。
自诱导漂移机理为当没有外加电场时，载流子浓度梯度导致表面势梯度，从而形成表面势电场，载流子在表面势电场作用下进行自诱导漂移运动。如图 1（b）所示，由于 C 点光生电子不断向 FD 点移动，从而形成了由 A 点向 C 点的电子浓度梯度，导致表面势从 A 点至 C 点逐渐升高，则电子从 A 点向 C 点做自诱导漂移运动，由自诱导漂移引起的电流密度为
Js=QnμnEs
（4）
式中，Es 为自诱导漂移电场，Es 的表达式为
Es(y)=∂ ϕ s∂ y=∂ ϕ s∂ Qn∂ Qn∂ y
（5）
ϕ s=ϕ sdd+QnCppd
（6）
式中，ϕ s 为 PPD 内部表面势，ϕ ssd 为空阱表面势，Cppd 为 PPD 耗尽区电容。将式（3）、（5）、（6）带入式（4），并与式（1）类比，可得自诱导漂移时间常数 τs 的表达式为
τs=4L2π2Dn,s≈L22.5Dn,s
（7）
Dn,s=QnCppdVTDn=Qn,satCppd1VTQnQn,satDn≈VpinVTQnQn,satDn
（8）
式中，Dn，s 为自诱导漂移等效电子扩散系数，Qn，sat 为满阱电荷量，Vpin 为 PPD 的钳位电压。
边缘场漂移机理为当传输管 MTG 栅电压 VTG 为高电平，会形成从传输管到 PPD 内部的边缘场，光生电子在边缘场的作用下从 A 点向 C 点进行边缘场漂移运动，其沿 y 方向的边缘场强大小为［9］
E(y)=2π3εxoxLfVTGLf≈6.5xoxLfVTGLf
（9）
式中，ε 为 SiO2 的相对介电常数，xox 为传输管 SiO2 的厚度，Lf=Lppd-y，Lppd 为 A 点到 C 点的距离。沿 y 方向的边缘场漂移时间常数为
τf=LfμnE(y)
（10）
将式（3）、（9）带入式（10），可得 τf 及边缘场漂移等效电子扩散系数 Dn，f 的表达式为
τf=L2f2.5Dn,f
（11）
Dn,f=2.6xoxLfVTGVTDn
（12）
若 VTG=0，则无边缘场，由式（8）可得：当 Qn/Qn，satVT/Vpin，Dn，sDn，载流子运动以热扩散为主；当 Qn/Qn，satVT/Vpin，Dn，sDn，载流子运动以自诱导漂移为主。
若 VTG0，有边缘场时，当 Qn/Qn，satVT/Vpin，载流子从 A 运动到 B
以热扩散为主，从 B 运动到 C 以边缘场漂移为主，因此在 B 点处，热扩散时间常数与边缘场漂移时间常数相等，即 τd=τf，据式（2）、（11）、（12）可得
L2AB(Lppd− LAB)3=12.6xoxVTVTG
（13）
若 VTG0，有边缘场时，当 Qn/Qn，satVT/Vpin，载流子从 A 运动到 B以自诱导漂移为主，从B运动到C以边缘场漂移为主，因此在 B点处，自诱导漂移时间常数与边缘场漂移时间常数相等，τs=τf，据式（7）、（8）、（11）、（12）可得
L2AB(Lppd− LAB)3=12.6xoxVpinVTGQnQn,sat
（14）
由于载流子从 B 运动到 C 以边缘场漂移为主，时间很短，因此 PPD 内部的电荷转移时间主要取决于载流子从 A 运动到 B 的时间。在低压4T-PPD 中，令 xox=3.515 nm、Vpin=0.65 V，根据式（13）、（14）可得 LAB 与 Qn/Qn，sat 的关系如图 2 所示。由图 2 可得：当 Qn/Qn，sat4%时，AB 段以热扩散为主；当 Qn/Qn，sat4%时，AB 段以自诱导漂移为主，且 Qn/Qn，sat 越大，LAB 越长，即光生电荷越多，则在PPD 内部转移时间越长。由图 2（a）可知，当 VTG 增大，边缘场覆盖
范围增大，则 LAB 变短；由图 2（b）可知，当像素感光区尺寸 Lppd减小，则 LAB 随之变短，且 LAB 随 Lppd 变化明显。
图2非边缘场主导区长度 LAB和PPD内光生电荷量与满阱电荷量之比Qn/Qn，sat 的关系 Fig.2Relationship between the lengthLAB of the distance without fringing field and the photogenerated charge to the full-well charge Qn/Qn，sat
2 五指形低压 PPD 的设计
由上述理论分析可知，为了加速低压 PPD 内光生电荷的转移，需重点减小非边缘场主导区 LAB 的长度。由图 2（a）可得，LAB 随 VTG 增大而减小，为了适应 IoT 及 AI 等领域对超低功耗 CIS 的需求，本设计VTG 采用低压 1.5 V。由图 2（b）可得，LAB 随 Lppd 减小而明显减小，因此本设计采用 2.8 µ m 小尺寸像素。传统 2.8 µ m 方形像素的 PPD版图如图 3（a）所示，其中红色为有源区层，粉色为光电二极管 N型 （Photodiode N， PDN）注入层，蓝色为多晶硅栅层。当电压下降时，远离传输管的光生电子缺乏边缘场漂移运动，会滞留在像素中，造成图像的拖尾，从而会严重影响成像品质。
图 3 两版 PPD 版图 Fig.3Layouts of two shaped PPDs
由图 2（b）可知，LAB 随 Lppd 减小而明显减小，因此为了加快低压PPD 内部的电荷转移，不改变工艺步骤并满足条件易于实现，可以改变光电二极管区 PDN 层的形状，以便减小非边缘场区的长度。文献［12-16］的 PDN 层采用了三角形、W 形、梯形、L 形，然而这些设计裁剪面积较大，只适用于大尺寸像素。对于小尺寸像素，不能将 PDN层裁掉太多，否则会影响满阱容量，从而减小动态范围。因此，像素设计将传统方形的 PDN 层改进为五指形状的 PDN 层，如图 3（b）所示，由于尖端处的场强较弱，因此五指形状不仅可以减小非边缘场区的长度，而且可形成从指尖到手掌的电场梯度，从而进一步加速了光生电子的转移。具体裁剪方法为：传输管的中心位置在 C 点，A 点为距离 C 点最远的区域，因此首先将 A 点附近的 PDN 层裁掉；其次，4条箭头线将 90°五等分，且每条箭头线的长度基本相同，该设计是为了保证每个区域的光生电荷运动到传输管处的时间基本相当。五指的角度基本为 110°，是基于文献［13］的测试结果。最终裁掉的 PDN层面积为 0.61 µ m2，占总面积 4.27 µ m2 的 14%。
3 测试结果与分析
本文 CIS 芯片采用 0.11 µ m 标准 CMOS 工艺流片，有效像素阵列为 1
288×728，像素类型为低压 4T PPD 有源像素，像素尺寸为 2.8 µ m×2.8 µ m，整体版图面积为 4 755 µ m×2 870 µ m。芯片版图及封装后的照片如图 4 所示。
图 4 芯片版图及封装后照片 Fig.4Chip photograph and layout
为了验证优化后的五指形像素特性，本次流片像素有两个版本，像素PPD 版图如图 3 所示。两版芯片的光电响应曲线测试结果如图 5（a）所示，其中 VTG=VRST=VSEL=VDD=1.5 V，低光照段，改进的五指形像素线性度更好，原因在于五指形像素不仅减小了非边缘场区的长度，而且形成了从指尖到手掌的电场梯度，从而加速光电子转移，减少了残余电荷；高光照段，由于五指形像素的 PDN 层裁掉了 14%，因此满阱容量会有略微下降，但由于 CIS 只工作于光电响应曲线的线性区域，因此满阱容量的略微下降并不会对 CIS 造成影响。图 5（b）为两版芯片残余电荷曲线测试结果对比，残余电荷测试时的光通量与光电响应曲线保持一致，可见，传统方形像素的残余电荷随光强的增强逐渐增多，而改进五指形像素的残余电荷基本不随光强变化，在最大曝光处，五指形像素的残余电荷与传统方形像素相比下降了 80%。两版芯片在 60 ℃下的暗电流测试结果如图 6（a）所示，五指形像素及传统方形像素的暗电流分别为 5.01 mV/s 与 5.06 mV/s，暗电流基本相同。
两版芯片在不同入射光波长下的量子效率（Quantum Efficiency， QE）测试结果如图 6（b）所示，其中五指形像素的峰值 QE 为 38%，而传统方形像素的峰值 QE 仅为 29%，原因在于五指形像素减小了残余电荷，读出了更多的电子，因此测试时 QE 表现更佳。
图 5 两版芯片光电响应曲线及残余电荷测试 Fig.5Measured photoelectric response curves and lag curves of two shaped PPDs
图 6 两版芯片暗电流及量子效率的测试 Fig.6Measured dark currents and QE curves of two shaped PPDs
为了进一步减小残余电荷，增大光生电荷读出阶段传输管的开启时间。图 7 为五指形像素在不同传输管开启时间下的光电响应曲线灵敏度测试结果，该测试结果表明，低光照段光电响应曲线灵敏度随传输管开启时间的增加而变好，原因在于增大传输管的开启时间可进一步实现光生电荷的完全转移。
图 7 不同传输管开启时间下五指形像素光电响应曲线灵敏度测试
Fig.7Measured sensitivity curves of five-finger shaped PPD with different transfer time
图 8 为五指形像素转换增益测试，其转换增益为 126.4 µ V/e-，由图 5（a）可得五指形像素光电响应的饱和电压为 623 mV，将该值除以转换增益，可得满阱容量为 4 928e-。暗态随机噪声测试结果为 196 µ V，将该值除以转换增益，可得暗态随机噪声为 1.55e-rms。满阱容量与随机噪声之比即为动态范围，可得动态范围为 67.3 dB。
图 8 五指形像素转换增益测试 Fig.8Measured conversion gain of the five-finger shaped PPD
图 9 为五指形像素芯片在强弱光下拍摄的照片，拍摄时像素及模拟电压均为 1.5 V，数字电压为 1.2 V，可见本文芯片采用低压 1.5 V 五指形 4T-PPD 有源像素可实现高质量成像，且在强光和暗光下的拍摄照片均无拖尾。
图 9 五指形像素芯片在强弱光下拍摄的照片 Fig.9Captured images from the five-finger shaped chip in high and low light
五指形低压 4T-PPD 有源像素性能与参考文献对比如表 1 所示，其中文献［17］采用同样工作在 1.5 V 电源电压下的 3T 有源像素，但其动态范围与高品质成像需求的 60 dB 以上相比仍有差距，且读出噪声依然非常大。文献［18］像素为传统低压像素设计时采用的数字像素，该像素虽然可工作在 0.5 V 电源电压下，但其动态范围只有 42 dB，读出噪声高达 416e-rms。文献［4］中采用的 4T-PPD 有源像素可工作在传统高压 3.3 V 模式及低压 0.9 V 模式，当工作于 0.9 V 低压模式时，其图 1（a）中的 VTG 一直为高电平，传输管保持常开，PPD 和FD 联通，从而将 4T 像素转变为 3T 像素使用，由于 PPD 和 FD 联通，因而扩大了满阱容量，但由于其转变为 3T 像素使用，读出噪声高达83e-rms，动态范围仅有 50 dB，只能满足低品质成像；当工作在传统高压 3.3 V 模式时，其动态范围为 69 dB，读出噪声为 5.5e-rms，本文设计的 1.5 V 五指形 4T-PPD 有源像素在动态范围指标上可与之相比拟，读出噪声指标更优。
表 1 本文五...